Senin, 25 Juni 2012

RISC

RISC
(Reduced Instruction Set Computing)

Sebelum masuk ke dalam pengertian RISC, sejarah dibuatnya RISC (Reduced Instruction Set Computing) atau "Komputasi set instruksi yang disederhanakan" pertama kali digagas oleh John Cocke, peneliti dari IBM di Yorktown, New York pada tahun 1974 saat ia membuktikan bahwa sekitar 20% instruksi pada sebuah prosesor ternyata menangani sekitar 80% dari keseluruhan kerjanya. Komputer pertama yang menggunakan konsep RISC ini adalah IBM PC/XT pada era 1980-an. Istilah RISC sendiri pertama kali dipopulerkan oleh David Patterson, pengajar pada University of California di Berkely.

Kata "reduced" yang  berarti pengurangan , Instruction Set Computer yang berarti set instruksi pada komputer. Jadi pengertian dari RISC adalah rancangan arsitektur CPU yang mengambil dasar filosofi bahwa prosesor dibuat dengan arsitektur yang tidak rumit dengan membatasi/mengurangi jumlah instruksi, sehingga hanya berisi instruksi dasar  yang diperlukan saja.

Karna keunggulan yang ditawarkan RISC sebagai peringkas set instruksi, pemakai RISC didominasi oleh IBM dengan Intel Insidenya,selain itu pemakai lainnya yaitu Prosesor PowerPC yang merupakan prosesor buatan Motorola yang menjadi otak utama komputer Apple Macintoch memakai teknik RISC dalam desainnya.

Karakteristik RISC :
1.      Siklus Intruksi
ð  Satu instruksi per siklus mesin. Siklus mesin ditentukan oleh waktu yang digunakan untuk mengambil dua buah operand dari register, melakukan operasi ALU, dan menyimpan hasil operasinya ke dalam register.
RISC adalah rancangan prosesor yang sederhana, tetapi dalam kesederhanaan tersebut didapatkan kecepatan operasi tiap-tiap siklus instruksinya. Instruksi dibatasi hanya menyediakan instruksi dasar saja. Sedangkan Fungsi-fungsi yang kompleks akan diterjemahkan dalam operasi instruksi-instruksi dasar .

2.      Operasi Pertukaran Data
ð  Berbentukpertukaran data dari register ke register. Dengan mengoptimalkan penggunaan memori register diharapkan siklus operasi semakin cepat.
ð  Register adalah memori yang paling cepat dibandingkan  cache maupun memori utama. Dengan penyederhanaan instruksi maka operasi unit kontrol akan sederhana dan cepat.

Penekanan penggunaan operasi dari register ke register adalah hal yang unik pada rancangan RISC. Rancangan kontemporer lainnya memiliki instruksi  register ke register juga, namun juga melibatkan operasi  langsung ke memori utama dalam fetch.

3.      Mode Pengalamatan
ð  Fitur rancangan ini juga dapat menyederhanakan sel instruksi dan unit kontrol.
Dengan mode pengalamatan yang sederhana akan didapatkan operasi pengambilan data dan penyimpanan data semakin cepat.

4.      Format Instruksi
ð  Umumnya hanya digunakan sebuah format atau  beberapa format saja untuk menyederhanakan implementasi perangkat kerasnya.
ð  Panjang instruksi tetap dan disamakan dengan panjang word yang digunakan.
ð  Panjang field dibuat sama dan tetap.
Kelebihannya adalah, dengan menggunakan field yang tetap maka pengkodean opcode dan pengaksesan operand register dapat dilakukan secara bersamaan. Format yang sederhana juga akan memudahkan kerja unit kontrol.

Kelebihan yang ditawarkan RISC, antara lain :
o   Satu instruksi per siklus, operasi register to register
o   Mode pengalamatan yang sederhana
o   Format instruksi yang sederhana dan fix.
o   Pendekatan optimum dalam intruksi.
o   Desain Hardwired (tanpa microcode)
o   Prose compile yang cepat
o   Menggunakan teknologi compiler untuk mengoptimalisasikan  penggunaan register.
o   Memimpin untuk set eksekusi yang besar dan lebih banyak mode pengalamatan

RISC dan CISC.
RISC
(Reduced Instruction Set Computing)
CISC
(Complex Instruction Set Computer)
Procesor Power PC dari Motorola adalah otak utama komputer Apple Macintosh RISC (Macintosh, Sun, Dec).

Procesor Intel Pentium sebagai procesor CISC

Set instruksi sedikit
Set instruksi banyak
RISC (keluarga PIC12/16CXX dari Microchip dan COP8 buatan National Semiconductor)
CICS (68HC11 buatan Motorola dan 80C51 dari Intel).


Sumber :

Tidak ada komentar:

Posting Komentar

Followers